DBULLET 11-2001

Docket No. : 1232-4729

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

Mitsugu Hanabusa

Group Art Unit:

2621

Serial No.:

09/892,076

Examiner:

TBA

Filed:

June 26, 2001

For:

Image Processing Apparatus and Processing Method Therefor

CLAIM TO CONVENTION PRIORITY

Commissioner for Patents Washington, D.C. 20231

Sir:

In the matter of the above-identified application and under the provisions of 35 U.S.C. §119 and 37 C.F.R. §1.55, applicant(s) claim(s) the benefit of the following prior application(s):

Application(s) filed in:

Japan

In the name of:

Canon Kabushiki Kaisha

Serial No.:

2000-193376

Filing Date:

June 27, 2000

In the name of:

Canon Kabushiki Kaisha

Serial No.(s):

2001-188236

Filing Date:

June 21, 2001

Pursuant to the Claim to Priority, applicant(s) submit(s) a duly certified copy of said foreign application.

Docket No. <u>31232-4729</u>

	A duly certified copy of said foreign application is in the file of application
_	Serial No, filed

Respectfully submitted, MORGAN & FINNEGAN, L.L.P.

Dated: October 6, 2001

Joseph A. Calvaruso Registration No. 28,287

Correspondence Address: MORGAN & FINNEGAN, L.L.P. 345 Park Avenue New York, NY 10154-0053 (212) 758-4800 Telephone (212) 751-6849 Facsimile (translation of the front page of the priority document of Japanese Patent Application No. 2001-188236)

PATENT OFFICE JAPANESE GOVERNMENT

This is certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application: June 21, 2001

Application Number : Patent Application 2001-188236

Applicant(s) : Canon Kabushiki Kaisha

July 27, 2001

Commissioner,

Patent Office

Kouzo OIKAWA

Certification Number 2001-3064568



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:


2001年 6月21日

出願番号 Application Number:

特願2001-188236

出 願 人 Applicant(s):

キヤノン株式会社



CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 7月27日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

4503003

【提出日】

平成13年 6月21日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 1/192

【発明の名称】

画像処理装置及びその処理方法

【請求項の数】

19

【発明者】

【住所又は居所】

東京都大田区下丸子3丁目30番2号 キヤノン株式会

社内

【氏名】

英 貢

【特許出願人】

【識別番号】

000001007

【氏名又は名称】

キヤノン株式会社

【代理人】

【識別番号】

100076428

【弁理士】

【氏名又は名称】

大塚 康徳

【電話番号】

03-5276-3241

【選任した代理人】

【識別番号】

100112508

【弁理士】

【氏名又は名称】

高柳 司郎

【電話番号】

03-5276-3241

【選任した代理人】

【識別番号】

100115071

【弁理士】

【氏名又は名称】

大塚 康弘

【電話番号】

03-5276-3241

【選任した代理人】

【識別番号】

100116894

【弁理士】

【氏名又は名称】 木村 秀二

【電話番号】

03-5276-3241

【先の出願に基づく優先権主張】

【出願番号】

特願2000-193376

【出願日】

平成12年 6月27日

【手数料の表示】

【予納台帳番号】

003458

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

0102485

【包括委任状番号】

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 画像処理装置及びその処理方法

【特許請求の範囲】

【請求項1】

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の 素子列に対して主走査方向に所定距離ずらして配置され、直線状に配列された複数の光電変換素子を有する第2の素子列とを含み、前記第1の素子列からの信号 と前記第2の素子列からの信号を同一の出力部より出力する撮像手段と、

前記第2の素子列からの信号を読み出して前記出力部から連続的に出力する第 1のモードと、前記第1の素子列からの信号を読み出して前記出力部から連続的 に出力する第2のモードとを有する駆動手段と、

を有することを特徴とする画像処理装置。

【請求項2】

前記駆動手段は、前記第1のモードと第2のモードとを交互に繰り返すことを 特徴とする請求項1記載の画像処理装置。

【請求項3】

前記駆動手段は、前記第1のモードと前記第2のモードを交互に繰り返す動作と、前記第1のモード又は前記第2のモードのいずれかのモードを連続的に行なう動作とを有することを特徴とする請求項1記載の画像処理装置。

【請求項4】

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の 素子列に対して主走査方向に所定距離ずらして配置され、直線状に配列された複数の光電変換素子を有する第2の素子列とを含み、前記第1の素子列からの信号 と前記第2の素子列からの信号を同一の出力部より出力する撮像手段と、

前記第1の素子列と前記第2の素子列のいずれかの素子列の信号を前記出力部から出力するとともに、他方の素子列の信号を前記出力部でリセットする駆動手段と

を有することを特徴とする画像処理装置。

【請求項5】

前記駆動手段は、前記第1の素子列と前記第2の素子列からの信号を交互に前記出力部に転送するとともに、前記第2の画素列からの信号を前記出力部でリセットし、前記出力部から前記第1の画素列からの信号を連続的に順次出力する請求項4に記載の画像処理装置。

【請求項6】

さらに、原稿を照射又は透過させるための光源と、

前記原稿の反射光を走査しながら前記撮像手段に結像する結像手段と

を有することを特徴とする請求項1乃至5のいずれかに記載の画像処理装置。

【請求項7】

さらに、前記撮像手段により出力される信号のアナログゲインを調整するアナログゲイン調整手段と、

前記アナログゲイン調整手段により調整された信号をデジタル化するアナログ /デジタルコンバータと

を有することを特徴とする請求項6記載の画像処理装置。

【請求項8】

さらに、前記デジタル化された信号に対してシェーディング補正を行なうシェ ーディング補正手段を有することを特徴とする請求項7記載の画像処理装置。

【請求項9】

直線状に配列された複数の光電変換素子を有する第1の素子列と、

前記第1の素子列に対して主走査方向に所定距離ずらして配置された直線上に 配列された複数の光電変換素子を有する第2の素子列と、

前記第1の画素からの信号を転送する第1のシフトレジスタと、前記第2の画素からの信号を転送する第2のシフトレジスタと、少なくとも3つの異なる位相のパルスを入力し、前記第1及び第2のシフトレジスタにパルスを与えることが可能な入力部と

を有することを特徴とする画像処理装置。

【請求項10】

前記転送手段は、少なくとも3つの位相の異なるパルスによって前記信号を転送することを特徴とする請求項9記載の画像処理装置。

【請求項11】

前記入力部に少なくとも3つの異なる位相のパルスを入力し、前記シフトレジスタ内で、隣接する素子からの信号を加算するように制御する駆動手段を更に有することを特徴とする請求項9に記載の画像処理装置。

【請求項12】

前記入力部に2つの異なる位相のパルスを入力し、前記第1の素子列及び前記第2の素子列からの信号を加算せずに出力することを特徴とする請求項9に記載の画像処理装置。

【請求項13】

前記入力部に少なくとも3つの異なる位相のパルスを入力し、前記シフトレジスタ内で、隣接する画素からの信号を加算するように制御し、前記入力部に2つの異なる位相のパルスを入力し、前記第1の画素列及び前記第2の画素列からの信号を加算せずに出力することを特徴とする請求項9に記載の画像処理装置。

【請求項14】

さらに、原稿を照射又は透過させるための光源と、

前記原稿の反射光を走査しながら前記撮像手段に結像する結像手段と を有することを特徴とする請求項9に記載の画像処理装置。

【請求項15】

さらに、前記撮像手段により出力される信号のアナログゲインを調整するアナログゲイン調整手段と、

前記アナログゲイン調整手段により調整された信号をデジタル化するアナログ /デジタルコンバータと

を有することを特徴とする請求項14記載の画像処理装置。

【請求項16】

さらに、前記デジタル化された信号に対してシェーディング補正を行なうシェーディング補正手段を有することを特徴とする請求項1.5記載の画像処理装置。

【請求項17】

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の 素子列に対して主走香方向に所定距離ずらして配置され、直線状に配列された複

数の光電変換素子を有する第2の素子列と、前記第1の素子列からの信号と前記・ 第2の素子列からの信号を同一の出力部より出力する出力手段とを有する画像処 理装置の処理方法であって、

前記第2の素子列からの信号を読み出して前記出力部から連続的に出力、又は前記第1の素子列からの信号を読み出して前記出力部から連続的に出力するステップを有することを特徴とする画像処理装置の処理方法。

【請求項18】

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の 素子列に対して主走査方向に所定距離はなして配置された直線状に配列された複 数の素子を有する第2の素子列と、前記第1の素子列からの信号と前記第2の素 子列からの信号を同一の出力部より出力する出力手段とを有する画像処理装置の 処理方法であって、

前記第1の素子列と前記第2の素子列のいずれかの素子列の信号を前記出力部から出力するとともに、他方の素子列の信号を前記出力部でリセットするステップを有することを特徴とする画像処理装置の処理方法。

【請求項19】

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の素子列に対して主走査方向に所定の幅ずらして配置され、直線状に配列された複数の光電変換素子を有する第2の素子列とを有する画像処理装置の処理方法であって、

少なくとも3つのパルスによって、前記第1の素子列及び前記第2の素子列からの信号を転送するステップを有することを特徴とする画像処理装置の処理方法

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、画像信号を読み出して出力する画像処理装置及びその処理方法に関する。

[0002]

【従来の技術】

従来からラインイメージセンサ(以下、CCDという)で原稿を主走査方向に 走査させつつ、CCDあるいは原稿を相対的に副走査方向(CCDの素子列と直 交する方向)に走査させることで2次元の画像情報を得る画像読取装置が知られ ている。このような画像読取装置の一例として、CCDの素子数を増加させ素子 列を千鳥状に配置することで、画像読み取り解像度を高める技術も公知である(特開昭57-141178号公報、特公昭59-6666号公報等参照)。

[0003]

千鳥状に配置されたCCDを使用した標準的なスキャナの構成、及び動作を図14~図20に従って説明する。図14A、14Bはフラットベッド型スキャナと呼ばれるもので特に反射原稿を読み取る際の構成例を簡単に示したものであり、図14Aは上面図、図14Bは側面図である。Dは原稿台ガラス100上に置かれた読取原稿で、これを光源101によって照射した反射光をミラー102、103、104によって折り返し、レンズ105によってCCD106に結像する。光源101およびミラー102、103、104、レンズ105, CCD106を固定載置した読み取りユニット107を原稿台ガラス100に平行に同図中左から右に走査(副走査)することにより原稿D全体を読み取り、CCD106から1ページ分の画像信号を得る。CCD106を載置したCCDボード113と画像読取装置に固定されたメインボード112はケーブル111によって接続されている。図14Aに示すように上から下に向かう方向が主走査方向、右から左に向かう方向が副走査方向となる。外部光からの影響を避けるべく、外装カバー109、原稿抑え110によって遮光されている。

[0004]

図15は、画像読取装置の動作制御を行なうための回路ブロック図である。CCD106によって光電変換された電気信号はCDS(相関2重サンプリング回路)などのサンプル/ホールド回路(S/H回路)を含むアナログ処理回路201によってゲイン調整された後、A/Dコンバータ202によってデジタル化される。204は光学系の配光特性の記憶用のシェーディングRAM(ランダムアクセスメモリ)である。205は信号処理回路であり、シェーディング補正係数

を記憶したシェーディングRAM204を制御する回路と、画像データの拡大、・縮小を制御する回路、つまり画像データの読み出し、書き込みを行なうためのオフセットRAM240の制御回路で構成される。シェーディング補正はシェーディングRAM204を用いて行われる。シェーディングRAM204には画像読み取りに先立って主走査白色基準板108を読み取って得られるシェーディングデータに基づいて生成された補正データが記憶されている。また、信号処理回路205はオフセットRAM240を用いて、R色G色B色のラインオフセットを補正するだけでなく、変倍(縮小・拡大)時には、読み取られた画像データについて間引き処理、補間処理を施す。

[0005]

206は画像信号を2値化する2値化回路である。207はインターフェース 回路で、パーソナルコンピュータ等の外部装置250との間でコントロール信号 の受容や画像信号の出力を行なうものである。

[0006]

208はマイクロコンピュータ形態のCPU(中央演算処理装置)で、制御プログラムを格納したROM208Aと、作業用のRAM208Bとを有し、ROM208Aに格納した制御プログラムに従って各部の制御を行なうものである。 209はタイミング信号発生回路で、CPU208の設定に応じて水晶発振器210の出力を分周して動作の基準となる各種タイミング信号を発生するものである。

[0007]

図16は、光電変換素子としてのフォトダイオードを1色あたり2列配置し、かつ千鳥状に1/2素子(以下、1/2Pという)ずらした千鳥素子配列カラー CCDの構成を示す。また、図17は、RGBのうちの1色についての、フォトダイオードとシフトレジスタ及び第1、第2の転送クロック(φ1、φ2)の関係を示している。

[0008]

これらの図に示すように、R色の感光部は主走査方向に1/2Pずれ、副走査 方向にnライン分の距離をおいて配置された2列のフォトダイオード5a、6a

によって構成されている。それぞれの素子列の画像データはシフトパルスSHー・r (7)に応じてシフトゲート5b、6bを通じてシフトレジスタ5、シフトレジスタ6に転送される。シフトレジスタ5c、6cに転送された画像データは第1の転送クロック、第2の転送クロックによって順次、出力バッファに入力される。この際、フォトダイオード5a、6aの画像データは交互に順次出力バッファに転送され、リセットクロックRS5ごとにCCD出力OS-r2から出力される。

[0009]

図16に示したようにG色、B色についても同様にCCD出力OS-g3,OS-b4は第1、第2転送クロックによって出力バッファに転送された画像データがリセットパルスRS5ごとにCCD出力OS-g3,OS-b4から出力される。その結果、CCD出力OS-r2,OS-g3,OS-b4としてNライン分ずれた画像データが出力されることになる。

[0010]

図18に、前記CCD106とアナログ処理回路201の駆動タイミング例を示す。同図は ϕ 1(10)、 ϕ 2(11),RS5のCCD駆動タイミングと、これによるCCD出力OS-r2,OS-g3,OS-b4と、さらにその画像信号を処理するためのアナログ処理回路201内のS/Hパルス信号及びA/Dコンバータ202への入力タイミングを示している。

[0011]

また、図19、20では、転送クロックφ1(10)、φ2(11)とリセットパルスRSのタイミングで規定されるCCD内の動作を説明する。転送電極を駆動するφ1(10)、φ2(11)によって、画像データは、フローティングキャパシタに転送され、電圧信号に変換されて信号出力OSとして出力される。図19のタイミングTc1時の奇数素子列シフトレジスタにおけるポテンシャルウェルでは、図20のように画像データS2n+1,S2n+3,・・・が順に転送される。リセットパルスによってリセットゲートがONからOFFに移行した直後の状態なので、フローティングキャパシタには画像データがない状態である。タイミングTc2時の奇数素子列シフトレジスタにおけるポテンシャルウェ

ルでは、フローティングキャパシタに画像データS2n+1が転送される。タイ・ミングTc3時はリセットパルスによりリセットゲートがONし、フローティングキャパシタ内の画像データS2n+1がリセットされる。このように奇数素子列及び偶数素子列の各シフトレジスタから交互にフローティングキャパシタに画像データが転送され、リセットパルスによって信号出力OSからのデータを更新する。

[0012]

一方、基本解像度の1/2以下の低解像度時には、図21のように、図16の一方の素子列からのみ読み出す。ここで、RAMへの書込速度を基本解像度の場合と同じにするため、 $\phi1$ 、 $\phi2$ の最大動作周波数を2倍としており、アナログ処理回路201にて画像データを主に間引いて読み出す(特開平8-9143号公報参照)。

[0013]

【発明が解決しようとする課題】

しかし、従来のような低解像度時の読取では、シフトレジスタから出力バッファへ信号が出力された直後に、出力バッファをリセットしているのでCCD出力区間が非常に狭くなるため、画像データのリニアリティを確保することが非常に困難になる。しかし、この画像読取装置の構成及び駆動方法では、低解像度時に蓄積時間が高解像度時の半分になり、蓄積時間を同じにしようとすると、低解像度時の読取り速度を遅くせざるを得なかった。すなわち、高解像度時と低解像度時で蓄積時間を同じにし、かつ低解像度時の高速読み取りを実現することが困難であった。

[0014]

本発明は、上記従来技術の課題を解決するためになされたもので、その目的は 、高解像度時と低解像度時の蓄積時間のバランスと低解像度時の高速読み取りと を両立させることができる画像処理装置及びその処理方法を提供することにある

[0015]

【課題を解決するための手段】

上記目的を達成するため、本発明に係る装置は、

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の 素子列に対して主走査方向に所定距離ずらして配置され、直線状に配列された複数の光電変換素子を有する第2の素子列とを含み、前記第1の素子列からの信号 と前記第2の素子列からの信号を同一の出力部より出力する撮像手段と、

前記第2の素子列からの信号を読み出して前記出力部から連続的に出力する第 1のモードと、前記第1の素子列からの信号を読み出して前記出力部から連続的 に出力する第2のモードとを有する駆動手段と、 を有することを特徴とする。

[0016]

前記駆動手段は、前記第1のモードと第2のモードとを交互に繰り返すことを 特徴とする。

[0017]

前記駆動手段は、前記第1のモードと前記第2のモードを交互に繰り返す動作と、前記第1のモード又は前記第2のモードのいずれかのモードを連続的に行なう動作とを有することを特徴とする。

[0018]

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の 素子列に対して主走査方向に所定距離ずらして配置され、直線状に配列された複数の光電変換素子を有する第2の素子列とを含み、前記第1の素子列からの信号 と前記第2の素子列からの信号を同一の出力部より出力する撮像手段と、

前記第1の素子列と前記第2の素子列のいずれかの素子列の信号を前記出力部から出力するとともに、他方の素子列の信号を前記出力部でリセットする駆動手段と

を有することを特徴とする。

[0019]

前記駆動手段は、前記第1の素子列と前記第2の素子列からの信号を交互に前 記出力部に転送するとともに、前記第2の画素列からの信号を前記出力部でリセットし、前記出力部から前記第1の画素列からの信号を連続的に順次出力する請 求項4に記載の画像処理装置。

[0020]

さらに、原稿を照射又は透過させるための光源と、

前記原稿の反射光を走査しながら前記撮像手段に結像する結像手段とを有することを特徴とする。

[0021]

さらに、前記撮像手段により出力される信号のアナログゲインを調整するアナログゲイン調整手段と、

前記アナログゲイン調整手段により調整された信号をデジタル化するアナログ /デジタルコンバータと

を有することを特徴とする。

[0022]

さらに、前記デジタル化された信号に対してシェーディング補正を行なうシェーディング補正手段を有することを特徴とする。

[002.3]

直線状に配列された複数の光電変換素子を有する第1の素子列と、

前記第1の素子列に対して主走査方向に所定距離ずらして配置された直線上に 配列された複数の光電変換素子を有する第2の素子列と、

前記第1の画素からの信号を転送する第1のシフトレジスタと、前記第2の画素からの信号を転送する第2のシフトレジスタと、少なくとも3つの異なる位相のパルスを入力し、前記第1及び第2のシフトレジスタにパルスを与えることが可能な入力部と

を有することを特徴とする。

[0024]

前記転送手段は、少なくとも3つの位相の異なるパルスによって前記信号を転送することを特徴とする。

[0025]

前記入力部に少なくとも3つの異なる位相のパルスを入力し、前記シフトレジスタ内で、隣接する素子からの信号を加算するように制御する駆動手段を更に有

することを特徴とする。

[0026]

前記入力部に2つの異なる位相のパルスを入力し、前記第1の素子列及び前記 第2の素子列からの信号を加算せずに出力することを特徴とする。

[0027]

前記入力部に少なくとも3つの異なる位相のパルスを入力し、前記シフトレジスタ内で、隣接する画素からの信号を加算するように制御し、前記入力部に2つの異なる位相のパルスを入力し、前記第1の画素列及び前記第2の画素列からの信号を加算せずに出力することを特徴とする。

[0028]

さらに、原稿を照射又は透過させるための光源と、

前記原稿の反射光を走査しながら前記撮像手段に結像する結像手段とを有することを特徴とする。

[0029]

さらに、前記撮像手段により出力される信号のアナログゲインを調整するアナログゲイン調整手段と、

前記アナログゲイン調整手段により調整された信号をデジタル化するアナログ /デジタルコンバータと

を有することを特徴とする。

さらに、前記デジタル化された信号に対してシェーディング補正を行なうシェー ディング補正手段を有することを特徴とする。

[0030]

上記目的を達成するため、本発明に係る方法は、

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の 素子列に対して主走査方向に所定距離ずらして配置され、直線状に配列された複数の光電変換素子を有する第2の素子列と、前記第1の素子列からの信号と前記第2の素子列からの信号を同一の出力部より出力する出力手段とを有する画像処理装置の処理方法であって、

前記第2の素子列からの信号を読み出して前記出力部から連続的に出力、又は

前記第1の素子列からの信号を読み出して前記出力部から連続的に出力するステップを有することを特徴とする。

[0031]

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の 素子列に対して主走査方向に所定距離はなして配置された直線状に配列された複数の素子を有する第2の素子列と、前記第1の素子列からの信号と前記第2の素 子列からの信号を同一の出力部より出力する出力手段とを有する画像処理装置の 処理方法であって、

前記第1の素子列と前記第2の素子列のいずれかの素子列の信号を前記出力部から出力するとともに、他方の素子列の信号を前記出力部でリセットするステップを有することを特徴とする。

[0032]

直線状に配列された複数の光電変換素子を有する第1の素子列と、前記第1の 素子列に対して主走査方向に所定の幅ずらして配置され、直線状に配列された複数の光電変換素子を有する第2の素子列とを有する画像処理装置の処理方法であって、

少なくとも3つのパルスによって、前記第1の素子列及び前記第2の素子列からの信号を転送するステップを有することを特徴とする。

[0033]

【発明の実施の形態】

以下に、図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素の相対配置、表示画面等は、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。

[0034]

(第1の実施形態)

本発明の第1実施形態としてのスキャナについて図1乃至図4を用いて説明する。

[0035]

本実施形態に係るスキャナの機械的・電気的構成については、図14乃至図1 7に示されたものと同様であるため、ここではその説明を省略する。

[0036]

[0037]

まず、図1について説明する。図1では、図18と同様に、転送クロックφ1 とφ2が逆位相であり、φ1の立上がり時に、奇数素子の画像データ(図17の 下側のシフトレジスタに格納された画素データ)が出力バッファへ出力され、φ 1の立ち下がり時に偶数素子の画像データ(図17の上側のシフトレジスタに格納された画素データ)が出力バッファへ出力される。

[0038]

リセットクロックRSは、φ1=LOW、φ2=HIGHとなった瞬間にHIGHとなっている。これにより、偶数素子の画像データは、出力バッファへの出力と同時にリセットされ、CCDからは出力されない。その結果、図1の最下段に示されているように、奇数素子の画像データのみがCCDから出力される。

[0039]

逆に、図2では、φ1=HIGH、φ2=LOWとなった瞬間に、リセットクロックRSがHIGHとなっている。これにより、奇数素子の画像データは、シフトレジスタから出力バッファへ出力すると同時にリセットされ、CCDからは出力されない。その結果、図2の最下段に示されているように、偶数素子の画像データのみがCCDから出力される。

[0040]

図1,2に示すように、一方のフォトダイオード列で読取った画像データのみを選択的にCCDから出力するように制御すれば、転送クロックφ1、φ2及びリセットクロックRSの周波数を、従来に比して倍にしたとしても、1素子ごとの画像データの出力バッファからの出力時間を十分に確保することができる。つまり、図21のようにCCDから全素子の画像データを出力してS/H回路で間

引く場合に比べ、図1,2のようにすれば、画像データがシフトレジスタから出力バッファに出力されてからリセットされるまでの期間が長いため、CCD(出力バッファ)からの出力精度が高くなる。

[0041]

図1,2のようなタイミングで各クロックを駆動して、高解像度モードで画像を読出す場合のタイミングチャートを図3に示す。本実施形態では、図3に示すように、まず、図1のように駆動し、奇数素子列の画像データのみを連続してCCDからメモリへ出力し、次に図2のように駆動して偶数素子列の画像データのみを連続してメモリへ出力する。図4は、従来の各クロックの駆動によるデータの読出しを示すタイミングチャートである。図4のTは、千鳥状に配置された全素子の画像データをCCDからメモリへ出力するために必要な時間である。図3では、各クロックを従来の2倍の周波数にすることによって、奇数素子の画像データをT/2でCCDから出力し、偶数素子の画像データを次のT/2で出力する。よって、高解像度では、従来と変らない時間で、2列の全光電変換素子のデータを出力することができる。デジタル回路上のDRAMアクセス時間に制約があり、従来と同じCCD出力タイミングが要求される場合であっても、1/2の蓄積時間で読み取ることが可能となる。

[0042]

一方、本実施形態において、低解像度モードで画像を読出す場合のタイミングチャートを図5に示す。本実施形態では、低解像度モードでは、常に図1のように各クロックを駆動し、奇数素子の画像データのみCCDから出力する。もちろん本発明はこれに限定されるものではなく、偶数素子の画像データのみCCDから出力するように、常に図2のように駆動しても良い。また、低解像度モードでは、高解像度モードの2倍の速度で副走査方向にCCDが移動するため、高速読取りが可能となる。

[0043]

更に、各クロックの周波数は、高解像度モードと低解像度モードで共通であるから、蓄積時間も同じになる。

[0044]

また、a×aのフォトダイオード列間の距離nをa/2の奇数倍し、本実施の 形態のようにCCDを駆動すれば、図6のような読取り領域とすることもできる

[0045]

本実施の形態の千鳥配列のCCDを使用した画像読取装置の構成及び駆動方法では、千鳥配列においても奇数素子列あるいは偶数素子列のみを読み出すことが出来、かつシフトレジスタ部での素子加算を可能としたことにより、CCDの基本解像度(高解像度)時に従来の1/2の蓄積時間で読み取る。そして、基本解像度の1/2解像度読み取り時には基本解像度時と同じ蓄積時間で読み出すことが可能となるため、基本解像度時の1/2の読み取り時間で同一原稿を読み取ることが可能となる。

[0046]

従って、高解像度時と低解像度時の蓄積時間のバランスと低解像度時の高速読 み取りとを両立させることが可能となる。

[0047]

(第2の実施形態)

次に、本発明の第2実施形態としてのスキャナについて図7乃至図13を用いて説明する。本実施形態に係るスキャナの機械的構成については、図14乃至図15に示されたものと同様であるため、ここではその説明を省略する。

[0048]

図7は、本発明に係る画像処理装置の第2の実施形態としてのスキャナ内のC CDの構成を示す図である。

[0049]

図7は、図16と同様に、フォトダイオードを1色あたり2列配置し、かつ千鳥状に1/2素子ずつずらした千鳥配列カラーCCDの構成を示す図である。このスキャナは、第1の転送クロックφ1(10)、第2の転送クロックφ2(11)及び第3の転送クロックφ3(12)を有している。また、図8は、RGBのうちの1色におけるフォトダイオードとシフトレジスタ及び第1の転送クロックφ1、第2の転送クロックφ2及び第3の転送クロックφ3の関係を示した図

である。シフトレジスタ数はフォトダイオード数の2倍以上である。

[0050]

図7において、R色の感光部にはフォトダイオード列5a、6aが距離nだけ離れて配置されている。それぞれの素子列の画像データはシフトパルスSH-r(7)によってシフトゲート5b、6bを通じてシフトレジスタ5c、6cに転送される。シフトレジスタ5c、6cに転送された画像データは第1の転送クロックφ1、第2の転送クロックφ2、第3の転送クロックφ3によって順次転送される。そして、出力バッファに対し、フォトダイオード列5aの画像データと、フォトダイオード列6aの画像データが交互に順次入力される。G色、B色の感光部も全く同じ構成及び動作であるが、それぞれの感光部は図7のようにNラインだけ離れているので、CCD出力OS-r(2),OS-g(3),OS-b(4)としてはNライン分ずれた画像データが出力される。

[0051]

図7、図8に示したCCDを用いたスキャナにおいて、基本解像度の1/4以下で画像情報を読み取る方法について図9、図10を用いて、説明する。

[0052]

図9は、本実施の形態に係る転送クロックφ1、φ2、φ3及びリセットパルスRSのタイミングを説明するための図である。本実施の形態では、図のように、φ1とRSの周波数をφ2、φ3の2倍にし、φ2とφ3を逆位相にし、かつ奇数素子列の画像データを読み捨てるべくリセットパルスRSによってリセットしている。

[0053]

図10は、図9の各タイミングでのポテンシャルウェル及び、データの転送の 様子を示す図である。偶数素子列用のシフトレジスタにおいて、図9のタイミン グTb1時におけるポテンシャルウェルは、図10の最上段に示すように、まだ シフトレジスタ部での素子加算が行なわれる以前の状態の画像データS2n,S 2n+2,・・・が確保されている。リセットパルスによってリセットゲートが ONされた直後の状態なので、フローティングキャパシタには画像データがない [0054]

タイミングTb2時には、転送クロックφ1がHIGHになることにより、画像データS2n+2, S2n+6, S2n+10が隣のキャパシタへ転送され、S2n, S2n+4, S2n+8は転送されない。タイミングTb3時では、リセットパルスによりリセットゲートがONし、フローティングキャパシタ内の画像データがリセットされる。同時に、タイミングTb2で転送された画像データS2n+2, S2n+6, S2n+10のみが更に転送され、それぞれS2n, S2n+4, S2n+8の画像データに加算される。

[0055]

タイミングTb4時、Tb5時では、それぞれ加算された画像データがシフトレジスタ上でシフトされる。これらのタイミングでは、図に示すようにSn+Sn+2がフローティングキャパシタヘシフトすることによって、電源ODと信号出力OSとが導通し、信号OSが出力される。

[0056]

タイミングTb6時では、リセットパルスによりリセットゲートがONし、フローティングキャパシタ内の画像データがリセットされ、かつそれぞれ加算された画像データがシフトレジスタ上でシフトされる。タイミングTb7時、Tb8時では、それぞれ加算された画像データがシフトレジスタ上でシフトされ、タイミングTb2時と同一の状態となり、以降Tb3→Tb4→…と進むことによって、順次、加算された画像データが出力OSとして、順次CCDから出力される。図10のタイミングで駆動した場合、図11に示すようにデータをCCDから出力することができる。

[0057]

1/4解像度読取りの好適な実施形態を図12に示す。図12は、図9で示したクロックの駆動を更に効率的にしたものである。つまり、図9でのTb1, Tb4, Tb7, Tb8を省略し、Tb2→Tb3→Tb5→Tb6→Tb2→…というサイクルでポテンシャル状態が変化するように各クロックを駆動している。このように各クロックを駆動すれば、効率よくデータをシフトし、出力バッファからの出力期間を長くとることができるため、出力精度を良くすることができ

る。

[0058]

このように、本実施の形態に係るオペレーションによれば、CCD出力OSーr,OS-g,OS-bとして、偶数素子列中の隣接素子が加算された信号のみを順次出力できる。隣合う画素データを加算すれば、図13に示すように高解像度モードの1/4のサイズのデータが1ライン毎にRAMに出力されるため、RAMに対する転送速度はそのままで、転送クロック及びリセットクロックの周波数を4倍にすることができ、各ラインの蓄積時間を1/4にすることができる。従って、1/4解像度の4倍速での画像読取りを実現することができる。即ち、例えデジタル回路上のDRAMアクセス時間に制約があり、図3乃至5と同じCCD出力タイミングが要求される場合であっても、1ラインを高解像度モードの1/4の時間で読み取ることが可能となる。

[0059]

千鳥状に1/2Pずつずらした千鳥配列カラーCCDにおいて、フォトダイオード素子数より2倍以上のシフトレジスタ数を設け、かつ転送クロックφ1、φ2以外にφ3なる転送クロックを設け、各転送クロックにてシフトレジスタ部のポテンシャルレベルを制御可能とする駆動制御手段と、低解像度時には奇数素子列あるいは偶数素子列のみ読み出すためのリセットパルスRSによるリセット手段と、かつシフトレジスタ部で隣接素子加算可能なCCD転送を行なう転送手段とを有する。

[0060]

この際、奇数素子列あるいは偶数素子列のみ読み出すようにリセットパルスR Sにて画像データをリセットしながら読みだす。また、低解像度時にシフトレジスタ部で素子加算して読み出しS/Nを劣化させることなく1ラインの読取り時間を短くする。

[0061]

このように、基本解像度の1/4解像度読み取り時には、基本解像度時の1/2の蓄積時間でS/Nを悪化させることなく、前記基本解像度時の1/4の時間で同一原稿を読み取ることが可能となる。

[0062]

なお、図7、図8の構成でも、 ϕ 2と ϕ 3に同じ信号を入力すれば、第1実施 形態を実現することができる。

[0063]

つまり、第1実施形態において、図3,図5に示した、高解像度モード、低解 像度モードの動作を、第2実施形態の構成を用いても実現することができる。

[0064]

【発明の効果】

本発明によれば、第1の素子列及び第2の素子列が所定の幅ずれて配置されて おり、第1の素子列又は第2の素子列のみを読み出すことができるので、奇数素 子列又は偶数素子列のみを読み出すことができる。これにより、高解像度時と低 解像度時の蓄積時間のバランスと低解像度時の高速読み取りとを両立させること ができる。

【図面の簡単な説明】

【図1】

図1は、第1の実施形態において奇数素子列のみ読み出すためのCCD駆動タイミングチャートである。

【図2】

図2は、第1の実施形態において偶数素子列のみ読み出すためのCCD駆動タイミングチャートである。

【図3】

図3は、第1の実施形態を説明するための基本解像度時におけるCCD駆動タイミングチャートである。

【図4】

図4は、第1の実施形態と比較するための従来の基本解像度時におけるCCD 駆動タイミングチャートである。

【図5】

図5は、第1の実施形態を説明するための低解像度時におけるCCD駆動タイミングチャートである。

【図6】

図6は、第1の実施形態を説明するための基本解像度時における読み取り画像 領域を示す図である。

【図7】

図7は、本発明の第2の実施形態を説明するためのCCD内部の構造図である

【図8】

図8は、図7のCCD内部のフォトダイオード部とシフトレジスタ部の配線図である。

【図9】

図9は、図7の構成を用いたCCD駆動を説明するためのタイミングチャートである。

【図10】

図10は、図9のCCD駆動タイミングにおけるCCD内部の動作説明図である。

【図11】

図11は、図7の構成を用いたCCD駆動を説明するためのタイミングチャートである。

【図12】

図12は、図7の構成を用いた他のCCD駆動を説明するためのタイミングチャートである。

【図13】

図13は、図7の構成を用いた他のCCD駆動を説明するためのタイミングチャートである。

【図14A】

図14Aは、画像読取装置の概略平面図である。

【図14B】

図14Bは、画像読取装置の概略側断面図である。

【図15】

図15は、画像読取装置を制御するための回路ブロック図である。

【図16】

図16は、従来例を説明するためのCCD内部の構造図である。

【図17】

図17は、図16のCCD内部のフォトダイオード部とシフトレジスタ部の配 線図である。

【図18】

図18は、従来のCCD素子列の一例を説明するための図である。

【図19】


図19は、従来のCCD駆動タイミング図である。


【図20】


図20は、従来のCCD駆動タイミングにおけるCCD内部の動作説明図である。


【図21】

図21は、従来の基本解像度の1/2時におけるCCD駆動タイミング図である。













【図6】




【図7】










【図10】












【図14A】




109 108 101 102 103 D 100 110 走查方向 104 105 107 106 112 113 111




【図16】





【図17】






【図19】







特2001-188236

【書類名】 要約書

【要約】

【課題】高解像度時と低解像度時の読取蓄積時間のバランスと低解像度時の高速 読み取りとを両立させた画像処理装置を提供すること。

【解決手段】 距離 n だけ離して配置したフォトダイオード列の画像データをシフトレジスタに転送し、第1の転送クロックφ1、第2の転送クロックφ2、第3の転送クロックφ3によって順次出力バッファにシフトする。この際、転送クロックφ1、φ2、φ3及びリセットパルスRSについて、φ2とφ3を同じ周波数で逆の位相になるように駆動し、かつφ1とRSをφ2、φ3の倍の周波数とすることで、偶数素子列中の隣接素子が加算された信号のみを順次出力できる。そして、RAMに対する転送速度はそのままで、転送クロック及びリセットクロックの周波数を4倍にすることができ、各ラインの蓄積時間を1/4にすることができる。

【選択図】 図8

認定 · 付加情報

特許出願の番号

特願2001-188236

受付番号

50100901297

書類名

特許願

担当官

清野 貴明

7650

作成日

平成13年 6月28日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000001007

【住所又は居所】

東京都大田区下丸子3丁目30番2号

【氏名又は名称】

キヤノン株式会社

【代理人】

申請人

【識別番号】

100076428

【住所又は居所】

東京都千代田区紀尾井町3番6号 秀和紀尾井町

パークビル7F 大塚国際特許事務所

【氏名又は名称】

大塚 康徳

【選任した代理人】

【識別番号】

100112508

【住所又は居所】

東京都千代田区紀尾井町3番6号 秀和紀尾井町

パークビル7F 大塚国際特許事務所

【氏名又は名称】

高柳 司郎

【選任した代理人】

【識別番号】

100115071

【住所又は居所】

東京都千代田区紀尾井町3番6号 秀和紀尾井町

パークビル7F 大塚国際特許事務所

【氏名又は名称】

大塚 康弘

【選任した代理人】

【識別番号】

100116894

【住所又は居所】

東京都千代田区紀尾井町3番6号 秀和紀尾井町

パークビル7F 大塚国際特許事務所

【氏名又は名称】

木村 秀二

出願人履歴情報

識別番号

[000001007]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都大田区下丸子3丁目30番2号

氏 名

キヤノン株式会社